门控时钟的问题

背景

采用门控时钟技术能够显著减少动态功耗。在ASIC设计中，该技术被广泛采用，而在FPGA中应用相对较少，但其对时序分析可能产生一定影响。
基本原则为：门控时钟的输出变化应严格依赖于时钟信号，而不得受控制信号的影响发生跳变。

上升沿有效时钟信号设计

对于上升沿有效的时钟信号，采用与门实现门控控制，使能信号的切换仅允许在时钟低电平阶段发生，以此确保时钟信号的完整性

在CLK信号处于高电平阶段时，若EN信号发生变动，则输出的DATA_CLK也将随之发生变化，从而引发毛刺现象或时钟信号完整性受损的问题。因此，在CLK高电平期间，ENA信号必须维持稳定状态。

改进(1)：引入一个锁存器，并将时钟CLK信号取反后用作使能端。
作用：确保在CLK高电平持续期间，锁存器能够保持锁存状态，从而使ENA信号保持稳定。

![在这里插入图