ISE 在使用过程中出现的问题

1、在首次使用xilinx与modelsim进行联合仿真时，出现如下错误提示：Error: (vopt-19) 无法访问库 'xilinxcorelib_ver'，路径为 "xilinxcorelib_ver"。# 系统提示该文件或目录不存在。这表明系统未能找到xilinxcorelib库，通过以下方式修改后问题得以解决：进入modelsim的安装目录，将modelsim.ini文件中的VoptFlow参数由1调整为0即可完成修复。

2、在ISE工程设计过程中，若某个信号(key_clk)并非从专用时钟引脚输入，但在设计中被用作时钟信号，ISE在布局布线阶段仍会将其视为全局时钟信号进行布线。由于该信号未从全局时钟引脚接入，因此会引发错误并导致布线失败。具体错误信息如下：

Place:1018 - 检测到一组非最优匹配的时钟IOB与时钟组件对。当前的时钟组件 <key_clk_BUFGP/BUFG> 被分配至位置 <BUFGMUX_X2Y10>。

应对措施：如果这些信号在实际应用中并不强制要求使用全局网络，则可以在约束文件（.ucf）中添加以下约束语句：

NET "clk" CLOCK_DEDICATED_ROUTE = FALSE; // 此语句可在布线错误提示中找到，将其添加至.UCF文件的最后一行即可。

3、关于如何将自行编写的程序生成原理图文件（如quartus中的