System Verilog学习笔记（3）- Language Basic

语言基础

内容源自启芯-System Verilog视频

==============================================================

目录结构：

1、System Verilog测试平台代码结构

2、System Verilog语法规范

--------2.1 二值状态（0|1）数据类型

--------2.2 四值状态（0|1|x|z）数据类型

--------2.3 字符串类型数据

--------2.4 枚举类型定义

--------2.5 数据数组结构

--------2.6 系统函数随机化功能

--------2.7 运算符使用方式

--------2.8 流程控制语句

--------2.9 变量作用域规则

3、总结归纳部分

==============================================================

本章学习目标包括：

1、掌握System Verilog中program的特性与应用方式

2、在program块中进行变量的声明与定义操作

3、了解如何查看program内部所声明的变量信息等内容

4、通过数据流控制实现SystemVerilog验证功能

1、System Verilog测试平台代码结构