FPGA 4K图像处理

最近正在忙于一项涉及4K图像处理的项目，在过去两个月里发现其中具有一定的技术深度。为了便于记录调试中的问题，在开发团队内部特意开设了一个子模块。
整体架构中，fpga接收ts流后经过预处理流程后再由海思公司的4k解码芯片进行解码操作。解码后的数据通过hdmi接口传输回fpga端，在逻辑设计中将3840×2160分辨率的数据进行划分处理，并支持部分输出至hdmi接口实现对外发送功能。

整体处理流程

目前实现了对hdm iPv1.4a协议下的数据解密功能开发工作并进行了测试验证。该系统能够正常解密标清分辨率图像以及722p@33.3mbsps、1.9i@33.3mbsps等多帧率流码流（注：具体参数需根据实际项目需求确定）。其中包含但不限于hdm iPv1.4a协议下的各制式测试工作已全部通过

已经完成至4K分辨率下的子图分割工作，并在泰克设备上实现了对分割后子图像的整合操作；对于2160p_50分辨率下的图像分割稳定性问题仍需进一步排查和完善；今天开设了一个专门的帖子用于记录日志，并计划定期更新；本次主要涉及以下几个关键领域：（1）HDMI接口收发模块的调试工作；（2）接收端与发送端重