深入浅出式讲解FPGA-5-DFT

引言

DFT是Design For Tesability（可测试性设计）的缩写。在系统与电路设计过程中，设计人员需同步考虑测试需求，通过在芯片内部引入特定测试电路以简化检测流程。该方法是一种辅助性设计方案，旨在实现故障检测的目标，从而确保芯片在制造完成后具备“可控性”和“可测试性”两个特性。

当前较为常见的DFT设计方式涵盖内部扫描路径测试（Scan）、内建自测试（BIST）以及边界扫描测试（BSD）等多种形式。

5.1. 内部扫描测试（SCAN）

通过引入扫描链，可以识别芯片内部诸如线路短路、断路、连接问题及器件延迟等异常情况，并有效降低整体的检测成本。因此，这种方法被视为当前最为理想的结构化故障检测方案。为了确保每个扫描单元均处于可控且可测的状态，才能实现其被替换为对应的扫描单元，并保障故障覆盖率的达标。为确保所有电路节点均满足相关要求，在进行扫描链插入时通常需要执行设计规则验证。基本规则包括：允许使用具备多路选择功能的扫描触发器替代原有触发器（DFF→SDFF）；原始输入端应能够控制所有触发器的时钟信号和异步复位端；避免将时钟信号作为触发器的输入；三态总线在执行扫描测试模式时应被置于禁用状态。可借助DFT Compiler等工具完成DFT的设计工作，若能在RTL设计阶段充分考虑DFT的相关限制条件，则有助于提升后续DFT插入过程的工作效率。

5.2. 内建自测（BI