验证与仿真结合

验证的重要性

验证，简而言之，是指通过仿真、时序分析、上板调试等方式对设计的正确性进行检验的过程。在FPGA/IC开发流程中，验证主要涵盖功能验证与时序验证两个方面。为了进一步理解验证的重要性，我们有必要先回顾一下FPGA开发的整体流程。FPGA的开发过程与IC开发流程存在相似之处，通常可以划分为以下几个阶段：

1. 设计输入阶段，利用HDL输入工具、原理图输入工具或状态机输入工具等手段，将待设计的电路结构进行描述；
2. 功能验证阶段，也称为前仿真阶段，通过使用Modelsim、VCS等仿真工具对设计进行模拟测试，以确认其功能是否符合预期。常用的仿真工具有Model Tech公司推出的ModelSim、Synopsys公司的VCS、Cadence公司的NC-Verilog和NC-VHDL以及Aldec公司的Active HDL VHDL/Verilog HDL等。该过程能够在早期发现设计中存在的问题，从而提升设计效率并增强其可靠性；
3. 综合阶段，在此阶段将HDL语言转化为最基本的逻辑门连接关系（即网表），并依据相关约束条件对生成的门级逻辑进行优化处理，输出如edf和edn等文件供CPLD/FPGA厂商软件用于实现与布局布线。目前常用的综合优化软件包括Synplicity公司的synplify/Synplify Pro及Amplify等；Sy