＜Verilog实现加法器＞基于Brent-Kung超前进位加法器的设计改进

一，内容介绍

加法运算器是数字电路中最基础的组成部分之一，在CPU架构中占据核心地位。
在本系列文章中, 我会逐一呈现并深入解析所有已知的数字电路中的加法器模型, 并对其工作原理进行详尽阐述。
编程语言采用的是Verilog, 并要求代码风格遵循强迫症标准。

加法器系列链接：
上一篇：基于Koggle Stone的加法器实现
当前采用Brent-Kung架构进行加法器的设计
下一篇：探讨从加法器延伸至计算单元的技术路径

二，brent-kung加法器设计原理

该加法器采用树形架构，在上世纪80年代由两位著名学者Richard P.Brent 和 H.T.Kung提出。其设计理念与超前进位加法器具有相似性然而，在优化过程中着重考虑了电路功耗与拓扑结构等关键因素，并针对性地提升了原有超前进位加法器的技术性能水平。具体而言，在N比特规模下的延迟表现与面积占用比例被优化至与对数函数及线性函数呈正相关关系。The working principle of the Brent-Kung adder will be explained in the following paragraphs.The code for this adder can be found at 超前进位加法器

`