XILINX ZU系列FPGA PS-PL使用双口BRAM实现数据通信

前言

近来开始专研ZYNQ的PS模块开发。为了更好地理解SDK中对PS内存的操作流程,特意深入学习了基于PS-PL BRAM接口的通信机制。实际上就是通过操作同一片地址空间来实现数据通信的原理。对于大量数据传输,通常采用DMA方式进行高效处理；而对于少量配置的数据传输,则可采用Block RAM的方式来处理。

1、VAVIDO搭建block design

在搭建BD的过程中主要涉及对PS外围部分的配置工作。具体来说，
这主要包括与外设之间的连线关系以及与PL之间的连线安排。
通过示意图可以看出搭建BRAM所需的最小外围连线组成，
其中包含了PS相关的组件设置、复位电路以及双端型RAM模块等基本单元的布局安排。

1️⃣zynq ps：配置PS端外围连接，包括时钟、复位、MIO、DDR以及PS-PL之间的连接。

AXI SmartConnect：专为连接AXI内