Vivado中VDMA IP的应用

目录

一、内容引入

二、创建IP核

三、IP核配置

1.基础配置

（1）Address Width

（2）Frame Buffer

（3）使能读写通道

（4）Memory Map Data Width

（5）Write Burst Size/Read Burst Size

（6）Stream Data Width

（7）Line Buffer Depth

2.Advanced 高级设置

（1）写通道

（2）读通道

四、总结

---

一、内容引入

我们在深入研究Zynq的视频处理设计时发现，在大多数情况下都需要使用帧缓冲区来应对可能出现的帧率变化以及图像尺寸的变化（包括缩放和裁剪操作）。AXI VDMA架构专为提高基于AXI4流视频接口与传统AXI4接口之间的高性能双向数据传输而设计。在此文章中对本节关于Zynq核心IP的学习内容进行总结。

下图为IP核的结构图，①②③分别是VDMA的三类接口。

第一步, 用户必须由AXI4 Lite接口完成寄存器的编程, 并使控制/状态逻辑块向数据移动器发送适当的操作指令, 在AXI4主接口上发起写入