Sp6_PLL和PLL_DRP使用技巧总结
发布时间
阅读量：
阅读量
Sp6 PLL与PLL_DRP使用技巧总结
第一部分：SP6 PLL资源与常见使用方式
（1）SP6 PLL资源
-
Sp6包含多个CMT模块，XC6SLX45T系列芯片拥有4个CM模块，每个时钟管理模块CMT包含两个DCM和一个PLL；
-
PLL的主要功能包括：
l 用于消除时钟网络偏移
l 实现频率合成
l 作为抖动过滤器（适用于内部或外部与CMT的DCMs相连的时钟信号）
-
PLL模块的输入参考时钟和反馈时钟信号可以是：IBUFG、BUFG、IBUF、PLL输出、DCM输出；
-
PLL原语有两种类型：PLL_BASE和PLL_ADV。
l PLL_BASE：提供单个PLL最常用的功能，包括时钟偏移消除、频率合成、相位转移以及占空比设计。在多数情况下，选择使用PLL_BASE即可满足需求；
l PLL_ADV：除了支持PLL_BASE的所有功能外，还具备动态重新配置PLL的能力。
- 常见的配置方法与PLL模块反馈时钟信号相关：
l CLK_FEEDBACK=CLKFBOUT：压控振荡器的工作频率F = Fin * M / D
l CLK_FEEDBACK=CLKOUT0：压控振荡器的工作频率F = Fin * M * O0 / D
Fout = F / O
- 使用约束条件：
l 压控振荡器的工作频率范围受到
全部评论 (0)
还没有任何评论哟~