7 系列 FPGA 配置方式概述

概述

当前广泛使用的FPGA器件多采用SRAM工艺制造，这类FPGA通常不推荐独立应用，原因在于其缺乏配置信息的保存能力，一旦系统断电，所存储的配置数据将全部丢失。为避免每次重启后都需要重新加载程序的繁琐操作，FPGA设计了高度灵活的配置方式。具体而言，它既支持通过外部存储器主动加载配置数据（主模式），也可由其他处理器将配置信息传输至FPGA（从模式），同时还能借助计算机通过JTAG接口加载bit流文件（一般用于调试阶段）。不同的配置模式可通过M[2:0]引脚进行设定与切换。

配置模式相关引脚说明：
1、TCK/TMS/TDI/TDO：用于JTAG配置模式，其中TCK与TMS引脚连接10K上拉电阻。在采用JTAG菊花链方式时，TDO需连接至下一级的TDI引脚，而TCK的频率需求因不同型号有所差异。
2、M[2:0]：用于选择配置模式的控制位。M2、M1与M0均通过上拉电阻连接，当M[2:0]设置为111时，系统进入从串模式。
3、CCLK：配置时钟信号，在上升沿起作用。在主模式下作为输出信号，在从模式下作为输入信号，在JTAG模式下则呈现高阻态。