AXI总线知识点学习（FPGA） AXI总线知识点学习（FPGA）

关于AXI的相关文章在网络上较为丰富，在撰写本文的过程中参考了一些现有的资源，并结合个人的理解进行了整理与优化。这些内容对于刚开始学习FPGA的新手而言可能具有较高的参考价值

一、AXI简介

AXI——Advanced eXtensible Interface（它的直译是先进可扩展接口），由ARM公司提出是一种高性能高带宽低延迟的片内总线（具有高带宽和低延迟特性的高性能片内总线）。 FPGA工程师普遍将其应用于FPGA设计中（Vivado中的接口IP类均配备有AXI接口），充分体现了其实用价值（可见其重要性）。 AXI涵盖AXI AXILite 轻量级简化级以及Xilinx特有的高效数据流传输模式（XAStream）。 官方标准文档已上传下载链接见下文：这里 官方标准文档不建议从头到尾全部阅读只需必要时查阅使用。

AXI是多Master和多Slave的拓扑结构，如下图所示：

图1 AXI的拓扑结构

中间位置的Interconnect指的是AXI交换接口。上图值得注意的是，在设计过程中有时候同一个设备既可以充当主控制器角色又可以充当从控制器角色。

二、AXI总