HDL系列高速加法器原理及设计

目录

一、行波进位加法器关键路径分析

二、超前进位加法器

三、超前进位加法器关键路径分析

四、Verilog描述

---

上期 阐述了半加器、全加器以及行波进位加法器（RCA）的相关内容，本部分将对超前进位加法器（Lookahead Carry Adder，简称LCA）进行介绍。在展开对超前进位加法器的讲解之前，首先需要对行波进位加法器的核心路径进行深入探讨。

一、行波进位加法器关键路径分析

N比特行波进位加法器的构成方式为将N个全加器依次连接，其整体延迟时间由门延迟及线延迟等多个因素组成，但在具体分析过程中，线延迟被予以忽略。

单比特全加器的门电路结构

从输入端a、b以及进位输入cin到输出端s和cout，存在如下信号传输路径：

• a到s：依次经过xor1与xor2两个逻辑门
• b到s：依次经过xor1与xor2两个逻辑门
• cin到s：仅需经过xor2一个逻辑门
• a到cout：依次通过xor1、and1以及or1三个逻辑门
• b到cout：依次通过xor1、and1以及or1三个逻辑门
• ci