FPGA-3-VHDL

引言

FPGA学习的初始阶段主要涵盖两个方面。一方面是对HDL语言的掌握，另一方面则是相关开发工具的操作。

首先，HDL语言的学习主要包括Verilog HDL或VHDL两种，其中在国内应用Verilog的比例相对较高。

至于第二部分，具体取决于FPGA开发的实际流程。一般来说，该流程如下：

3.1 FPGA开发流程

1》开展需求分析、算法设计以及模块划分，并形成文档，常用工具包括Matlab、Visio或PPT等。（分析设计）

2》使用UE、SlickEdit、Notepad++、SourceInsight或者IDE自带的编辑器进行行为建模。（编码）

3》利用ModelSim进行功能仿真，或通过$dumpfile("rill.fsdb")生成fsdb文件。（前仿真）

4》将生成的fsdb文件导入至Debussy软件中，查找并定位问题，进而修改代码。（调试）

5》借助Synplify Pro进行综合操作，并生成vqm文件。（综合）

6》使用Quartus II或ISE对vqm文件执行布局与布线（P&R），从而生成vo和sdo文件。（布局布线）

7》再次使用ModelSim对vo和sdo文件进行时序仿真，并需将FPGA厂商提供的仿真库文件一并编译至ModelSim中。（后仿真）

8》在Quartus II中通过Time Request添加约束条件并进行仿真，最