数字逻辑总线实验

总线实验

• 一、 实验目标

  • 二、 实验涉及内容

  • • 1. 实验步骤

    • 2. Verilog代码解析

    • • （1） 设计源文件（.v文件）：
      • • top.v:

    • clkdiv.v:

    • reg377.v:

    • ram2.v:

    • mux2_1.v:

    • mux4_1:

      • （2） 约束源文件（.xdc文件）
      • （3） 已展开的设计：

  • 三、 实验所得结论

  • 四、 思考与探讨

  • • （一）实验体会：

一、 实验目的

系统由三个74377寄存器（U1、U2、U3）、一块RAM（U4）、一个2：1多路选择器（U5）、一个4：1多路选择器（U6）以及一个时钟分频电路（U0）构成。根据附图所展示的结构，采用Verilog语言的模块实例化方式对系统进行描述，并通过SW开关实现微操作演示：将4’b1111写入寄存器U2，将4’b1010写入寄存器U3；利用RAM模块U4作为临时存储单元，完成寄存器U2与U3之间数据内容的互换。通过熟悉电路图的功能设计，进一步提升手动操作的实际能力。

![在这里插入图片描述](https://ad.itadn.com/c/weblo