实验2 算术逻辑运算电路设计

实验2《算术逻辑运算电路设计》

一、实验目的

1. 熟悉：运用Verilog语言实现组合逻辑电路的设计方法；
2. 熟悉：Quartus II软件中外围设备引脚的设置流程；
3. 了解：FPGA开发板上USE-Blaster驱动程序的安装步骤。

二、实验内容

利用Verilog语言构建一个四位二进制算术逻辑运算单元，实现加法、减法、乘法与除法四种基础算术操作，以及与、或、非三种基本逻辑功能。该电路设计通过FPGA开发平台上的SW[1]-SW[4]端口输入数据，并将运算结果通过LEDR[1]-LEDR[5]端口输出显示。

三、实验方法

1. 实验方法：借鉴书籍以及网络上的相关资源。
2. 实验原理：Verilog语言具备实现相应计算功能的能力。
3. 实验技术：通过ModelSim开发平台结合Verilog语言加以完成。
4. 实验方案：首先进行资料的查阅，明确实验流程，随后借助开发工具开展具体操作。

四、实验步骤设计与实施

1. 搜集与Verilog设计算术逻辑运算电路相关的参考资料；
2. 明确列出算术逻辑单元所具备的各项功能；