数字IC面试题的笔记

04.11由于时间安排问题无法及时更换图片来源，暂且先查看文字内容。

ASIC设计流程概述

1. 芯片架构：涉及芯片的界定、结构组成以及封装方式（包括X86、ARM、RISC-V、MISP等类型）
2. RTL：通过Verilog、systemVerilog或VHDL语言对电路进行描述（涵盖时钟域描述、时序组合逻辑描述，如时钟沿触发和电平触发的组合逻辑描述）
3. 功能仿真：在理想条件下的系统行为模拟
4. 验证：采用UVM方法及FPGA原型进行验证
5. 综合
6. DFT（Design For Test）：在设计中插入扫描链以提高可测试性
7. 等价性验证：应用形式验证技术确保设计的一致性
8. STA：静态时序分析（不依赖输入激励，用于检测各路径上的延迟情况）
9. 布局布线：确保内部交互最小化，并维持模块间时延的一致性
10. 时钟树综合：实现时钟的均衡分配，降低设计各部分之间的时钟偏移
11. DRC：执行设计规则检查以确保符合制造规范
12. LVS：对比布线图与原理图，验证其一致性
13. GDSII：生成GDSII格式文件（用于集成电路版图的数据转换）

数字电路基础理论概述

R进制转化为十进制的方法是依据各个位的权值进行展开并求和。十进制转化为R进制时，整数部分采用除以R取余的方式，将所得商继续