基于FPGA的乘法器和除法器设计方法
发布时间
阅读量：
阅读量
△串行乘法器设计
--参见模块serial_multiplier，实现8位乘法器功能
其核心原理在于，将数值a依次与b的每一位（b<<1）进行相乘操作，最终将所有结果相加得出总和。
主要实现流程如下。采用流水线方式进行乘法运算，具有节省硬件资源但耗时较长的特点。完成一次完整乘法运算需要消耗13个时钟周期。若通过配置多个寄存器并行存储各阶段的中间计算结果，则可构建出并行结构的乘法器。
模拟软件
仿真得出的数据结果
全部评论 (0)
还没有任何评论哟~