基于FPGA的加密算法设计

【1.设计描述

本设计实现了DES加密与解密算法在FPGA平台上的应用，DES算法属于对称密码体系，亦即美国数据加密标准。该算法将明文以64位为单位进行分组，密钥长度同样为64位，并通过一系列的置换和替换操作完成具体的加密过程。

系统输入包括100MHz的时钟信号及复位信号。

输出结果为16位的数据D[15:0]。

所采用的IP核为v4_dcm，用于系统时钟的分频处理。

输入时钟首先经过dcm模块进行分频，得到10MHz的时钟信号，随后通过分频模块进一步处理，生成100KHz的基准时钟，作为数据处理过程中的核心时序依据。复位信号用于初始化各寄存器的状态，在此过程中对data_in（在加密模式下表示明文，在解密模式下表示密文，均为64位）和密钥key（64位）赋予初始值。经过DES算法运算后生成data_out（在加密模式下为密文，在解密模式下为明文，均为64位）。将64位的data_out划分为8组分别赋给D的数据输出端口，并按照时钟节拍依次控制输出。最终在实验箱上的8个数码管中显示结果，每个数码管对应8位输出数据，其目的在于验证在完成综合与仿真之后，该设计能够在实际硬件环境中正常运行。

2.代码设计****

2.时钟模块设计与实现

//main函数例化模块 系统时间分频

//dcm IP核 输入100MHz，输出10MHz

v4_d