数字集成电路中的缓冲机制
发布时间
阅读量：
阅读量
buffer核心上就是个反相器。然而，在采用 mos 管架构 his layout之后会发现 buffer 实际上是一个具有显著宽高比优势的专用型反相器。增大缓冲放大器的宽度/高度比实际上提升了 mos 结晶体管的工作效率，并能明显增强后续电路的能力。
- 在扇出很大的wire中插入buffer可以提高带扇出能力，常见于时钟树中。
时钟缓冲器自身在输入端的负载相对较小，在输出端则具备较强的驱控能力。因此，在前级电路中使用缓冲器相对较为容易，在这种情况下缓冲器同样也能顺利地将信号传递给后续电路。由于时钟信号在快速切换过程中需要同时控制大量MOS管的状态，在实际应用中若不具备足够的驱控能力，在快速切换时就难以维持预期的逻辑电平状态。
一种常见问题是后级电路对输入电流有一定的要求，在这种情况下若无法满足，则会导致信号状态异常；另一种常见问题是当后级电路所连接的负载电容较大时，则会导致信号上升下降沿出现明显失真。
摆幅较大则能更快地完成上升过程；反之，则会较慢。
还没有任何评论哟~