ZYNQ Ultrascale+ MPSOC FPGA教程第18章Hello World（上）

原创声明：

本教程经授权发布于芯驿电子科技（上海）有限公司ALINX分支公司。版权归属本司所有。未经授权不得转载，请联系原作者获取许可，并注明出处。

适用于板卡型号：

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

vivado工程目录为“ps_hello/vivado”

从本章开始由FPGA工程师与软件开发工程师协同实现。

先前的所有实验均在PL平台上开展，并未发现与其同类产品的显著差异。ZYNQ系统的优势体现在FPGA与ARM架构的最佳融合之中，在实际应用中这对开发者的专业水平提出了更高的要求。从本章起我们将转向基于ARM架构（即PS模块）的设计实践并采用一种直观的方式来辅助理解相关概念即通过一个简单的串口打印任务初步体验Vivado Vitis的设计流程及其与PS模块交互特性

在之前的实验中涉及了 FPGA 工程师应完成的任务，在本章开始就明确了各自的工作分工： FPGA 工程师的主要职责是搭建 Vivado 工程环境并为后续的软硬件合作提供必要的硬件支持；而软件开发团队则基于此框架能够在此基础上构建应用程序；良好的分工安排不仅有助于提高项目效率；而且对于单个角色而言也是一种责任划分上的合理性要求：如果一个软件开发者试