大华公司的笔试试卷（2021年）

笔试过程中缺乏监督机制，使我产生了一种误判，误以为这是一次普通的测评。

1、关于Verilog说法错误的是 B

在always模块中，所有被赋予值的信号类型必须为reg型

通过generate语句描述的代码内容无法被综合工具处理

采用reg类型定义的信号并不一定都会被转换为触发器结构

当在不同频率的时钟域之间设定false path约束时，综合工具将不会对该路径进行分析

2、关于综合描述错误的是 D

综合指的是在抽象设计中，将一种表达形式转化为另一种表达形式的过程。

综合的过程涉及将电路的高级描述语言转换为低级的功能网表文件，该文件能够与FPGA或CPLD器件进行映射。

为了满足系统在速度、面积以及性能方面的需求，必须对综合过程施加一定的限制条件，这种限制即为综合约束。

可以将综合视为一种映射机制，且该映射关系具有唯一性，也就是说，最终的综合结果是确定且唯一的。

3. 下列方法中不能消除竞争冒险现象的是 D

配置滤波电容

调整逻辑架构

加入使能脉冲信号

采用组合逻辑电路

4、C语言代码题

5、如果对键盘上108个符号进行二进制编码，则至少需要几位二进制数码 A

7

6

5

4

6、请问{1,1}与下面哪个值相等 B

11

2'b11

64'h0000000100000