ASIC设计不同阶段需注意的问题

设计流程
（前端设计；后端设计）

（1）
[1.1] 系统结构分析设计
[1.2] RTL编码
[1.3] 功能验证
（2）
[2.1] 逻辑综合
[2.2] PreLayout STA
[2.3] 形式验证 [between RTL Code and 逻辑综合的Netlist]
（3）
[3.1] FloorPlan
[3.2] Placement
[3.3] 插入Clock Tree
[3.4] 全局布线 Global Routing
（4）
[4.1] 形式验证 [between 逻辑综合的Netlist and 带CT信息的Netlist]
[4.2] STA
（5）
Detailed Routing DRC
（6）
PostLayout STA
（7）
Tape-out

分拆(Partitioning)，在TOP-1级实现芯片的功能模块划分系列项，并划分为IO Pads系列项、边界扫描功能块系列项、核心处理模块系列项及PLL时钟生成模块系列项。

1. 应应在RTL级别编码过程中尽量避免使用标准化单元门架构
   危害：这将有助于提升代码的整体可读性和维护性；当采用新型工艺或引入单元库资源后
2. 未对所有条件分支进行赋值操作可能导致Latch和always块中敏感列表不完整
   同时可能造