MIPI CSI-2 protocol and FPGA application detailed overview

一,前言

本文详细论述了从Mipi_PHY层经过CSI-2_LANE_MANAGEMENT_LAYER传输至LOW_LEVEL_PROTOCOL_LAYER的数据传输过程，并且在更高层次的BITSTREAM_TO_PIXEL以及医用层面均可遵循CSI-2协议进行解码。

本文主要参考文献:

1.mipi D PHY specification version 1.2

2.mipi CSI-2 specification version 2.1

二,正文

1.mipi csi-2结构简介

mipi csi-2的结构类似于以太网的分层结构,如下图所示:

phy层代表物理层,通过调节时钟信号和数据传输通道的电压水平,实现低功耗状态（low power state）或进入低功耗模式（low power mode）与快速传输状态（high speed state）之间的切换。

lane processing module 负责识别各车道从低速状态向高速状态转换的过程，并同时识别高速数据中的同步标记（HS字段中的...）；随后系统会将各个车道上的同步标记归位至对应的