A/D转换器和D/A转换器之间不同时钟域之间的信号串扰

学习笔记之ADC DAC时钟域杂散串扰

• 之前在调试一块DAC板子时发现了杂散问题，在深入分析后发现这些时钟抖动会被传播至整个时钟域内。与此同时对应的PLL芯片也无法实现完全隔离。针对这一问题后续定位工作计划进行详细记录。

1. 板卡简介

• 该系统集成了高速DAC模块（基于ADI的AD9176）以及ADC模块（基于ADI的3200）。在PLL架构中采用了1片主控制器芯片（LMK04828）和两片加速芯片（LMX2594），其中其中一片负责为ADC模块提供采样时钟信号，另一片则用于为DAC模块供应同样的信号。值得注意的是，所有LMX2594芯片均采用同一主控制器芯片（LMK04828）作为输入时钟源。

2. 问题现象

• DAC输出频率为1.2 GHz的单频信号时，在主工作频率附近的杂散幅度稳定维持在约25 kHz。

无论调制DAC输出频率至何处，在主工作频率两侧均呈现稳定的杂散幅度为约28 kHz。

3. 问题定位流程

1) 确定杂散源

• 由于杂散不会因主高频点的变化而变化... 因此DAC自身并非产生杂散的原因（确定杂散来源至关重要）。由此可知DAC自身并非产生杂散的原因（这部分内容已在其他文章中详细阐述），所以可以推断这些异常现象必定源自时钟链路中的某个