educoder第4关：测试和训练16位快速加法器（python版本）

该实验旨在指导学生掌握组进位生成函数与传播函数的基本概念，并熟悉Logisim平台中子电路的设计原理。通过本实验任务,学生将能够基于前述实验提供的4-bit前向进位模块和快速加法器模块搭建16-bit、32-bit及64-bit快速加法器,并能通过相关知识分析所构建电路的时间延时特性

实验内容
在 Logisim 软件环境中打开 alu.circ 模块文件，在相应的子电路模块中采用四位先行级联电路与四位快速加法器搭建十六bit组间以及内部行波级联结构，并对其功能进行验证测试。模块中的引脚定义如图所示：X 和 Y 分别作为被加操作码的两个16bit输入端；Cin 是来自低位端的进线；S 是输出求和结果；Cout 是最终的溢出端口；G 和 P 分别代表16bit分段式的产生全到位逻辑函数以及传递全到位逻辑函数。

电路框架

实验完成后, 通过