Understanding PCIE协议：synopsys IP MSI能力学习笔记（11）
发布时间
阅读量：
阅读量
所有需要触发中断的PCIe设备均需具备MSI能力，该能力对应的寄存器结构定义如下：
| Byte Offset | Byte 3 | Byte 2 | Byte 1 | Byte 0 |
|---|---|---|---|---|
| Message Control Register | Next Capability Pointer | Capability ID (0x05) | ||
| +0x4 | MSI Lower 32-bit Address Register | |||
| +0x8 | MSI Upper 32-bit Address Register | |||
| +0xC | Reserved | MSI Data | ||
| +0x10 | Mask Bits Register | |||
| +0x14 | Pending Bits Register |
全部评论 (0)
还没有任何评论哟~