The Procedure for AD9250 Parameter Configuration with Xilinx K7

1 设计简介

本次演示设计将借助上位机的配置界面，实现对AD9250相关参数的设定。该界面通过USB2.0控制器Cy68013完成对AD9250的数据配置任务。

AD9250的参数设定过程依赖于SPI接口，该接口由三个IO引脚构成：

Ø 串行时钟信号引脚SCLK：

n SCLK作为时钟信号的输入输出端口，其最大工作频率可达25MHz，并连接有50K的下拉电阻。

Ø 串行数据输入输出引脚SDIO。

n SDIO是用于数据传输的双向端口，在AD9250内部，SDIO初始状态下为输入模式，当接收到读写指令后，该端口的方向将根据需求进行切换。

Ø 片选信号引脚CSB。

n CSB用于控制芯片的选择，其有效状态为低电平。

依据AD9250配置参数的具体特点，相关参数可划分为四个部分：

Ø 配置寄存器

Ø 数据传输寄存器

Ø 程序寄存器

Ø JESD204B链路设置参数

2 SPI接口时序

SPI的时序如图所示，当CSB信号被拉低时，数据开始生效，并在SCLK的第一个上升沿触发SPI的数据传输过程。

数据的更新操作发生在SCLK的下降沿，而数据的读取则