FusionF1 DSP架构

完美不是一个小细节;但注重细节可以成就完美。–米开朗基罗

专用DSP与通用处理器的主要区别在于它们采用了多种特殊计算手段以提升运算效能。为了提升运算效率方便，在宏观层面可以选择优化算法策略；而在微观层面上则需细致考虑通用寄存器的充分利用以及变量类型的确切定义等技术细节问题。此前一直未对其内部结构进行深入研究的F1 DSP用户，在深入了解其工作原理后发现这一领域仍有许多值得探索的地方：通过系统性学习能够显著提升系统性能水平。

整体结构

说明:

在文档中,F1被定义为采用SIMD架构的处理器,该架构允许单指令周期内对多数据流进行高效处理;

观察上图中的AE_DR单元可以看到它支持多种数据格式的并行处理:包括两个24位,两个32位或四个16位数据块;

从性能角度来看,AES处理器类似于MIMD架构,它采用了VLIW指令流水线技术,这种设计允许单周期内执行多个指令;

从图中可以看出,AE_DR部分拥有12个64位寄存器资源,并提供一个32位寄存器供调用者使用;

具体来说,在文档核心架构部分定义了 slot0 区域以及其中的