(深入浅出 FPGA-18-VPI)

引言

在开展RTL仿真过程中，当HDL工程与C语言工程之间需要进行数据交互时，采用readmem()等系统任务能够显著提升操作便捷性。然而，在处理较为复杂的功能实现时，readmem()的功能则可能显得力不从心。此时，就需要我们自行开发特定的系统任务以满足需求。

为了解决上述问题，HDL语言引入了PLI和VPI接口机制。本小节将对VPI进行详细介绍与学习。

VPI概念与功能概述

Verilog过程接口（Verilog Procedural Interface, VPI），最初被称作编程语言接口（Program Language Interface, PLI）2.0，是专为C语言设计的Verilog过程接口。该接口能够使数字电路在行为级描述中直接调用C语言函数，同时所使用的C语言函数也可调用标准的Verilog系统任务。作为IEEE 1364编程语言接口标准的一部分，Verilog程序结构在2005年迎来了最新版本的更新。

如需了解更多内容，请参考：

http://en.wikipedia.org/wiki/Verilog_Procedural_Interface

以及

http://www.asic-world.com/verilog/pli6.html#Verilog_Procedural_Interface_(VPI)