Counter Architecture_明德扬
发布时间
阅读量：
阅读量
- 界定功能特性，明确输入与输出内容
- 绘制时序波形图
当en信号触发flag(dout)时，flag的激活将促使cnt从初始值0开始递增，从而启动计数过程；计数过程持续至数值达到9时，系统将cnt重置为0，并同步将flag归零
always @(posedge clk or negedge rst_n)begin全部评论 (0)
还没有任何评论哟~
当en信号触发flag(dout)时，flag的激活将促使cnt从初始值0开始递增，从而启动计数过程；计数过程持续至数值达到9时，系统将cnt重置为0，并同步将flag归零
always @(posedge clk or negedge rst_n)begin