(UVM验证学习第十四章) AXI总线协议

借助这篇博客学习的AXI总线协议，记录一些关键内容。

AXI协议不仅支持低功耗操作所需的信号扩展，还包含AXI4-Lite协议，该协议作为AXI4的简化版本，具备更为简洁的控制寄存器接口和组件结构。

AXI协议采用burst传输机制，并定义了多个独立的事务通道：

• 读地址：读地址通道与写地址通道相互独立，每个地址通道负责传输一次事务所需的所有地址和控制信息
• 读数据：用于传递从从设备到主设备的数据及响应信息，该通道由两部分组成：数据总线以及读响应信号
• 写地址
• 写数据：由两部分构成，包括数据总线以及为每个8bit字节设计的字节选通信号，用以标识哪些字节是有效的
• 写响应：所有写操作均需通过写响应通道发送完成信号，并且该信号仅在一次完整的写事务结束后才会被触发

每个通道均设有valid和ready信号以实现握手机制。其中valid信号表示地址、数据或控制信息已就绪可用；ready信号则表示接收端已准备好接收信息。此外，在读数据与写数据通道中还设有LAST信号，其作用是表明当前传输是否为本次事务中的最后一次传输。

AW:address write
AR:address read
B: