FPGA高速接口中的SpaceWire DS解码器设计

目录

1、DS信号采样

2、DS时钟恢复方案

2.1 传统的采样方案

2.2 延拓的DS采样方案

---

1、DS信号采样

DS编码机制已有说明，并可实现接收Data与Strobe信号通过异或运算恢复原始时钟信息；然而由于输入数据存在抖动特性，并且当Data信号发生变化时会导致异或运算恢复出的接收时钟发生相应变化；这将引起在采样阶段的竞争-冒险现象；此时基于该时钟确定最佳采样时刻会面临较大难度；特别是在传输速率较高的情况下（例如200Mbps），根据奈奎斯特理论要求相应的采样速率至少应达到400Mbps以上；这对FPGA性能提出了较高的需求

因此，在本文所设计的部分中, 应用多相位时钟采样的方法以提升采样速率. 具体而言, 在输入信号上分别利用0°, 90°, 180° 和270° 的时钟进行采样, 并经过判决器确定最终输出（在本设计中采用了四选三的方式: 只要三个测量结果相同, 则取该值）. 其原理如图1所示.

图1 多相位时钟采样方案

如上图所示，在配置了200MHz的主频后，系统成功实现了800MHz的采样速率，并且达到了预期目标。该设置显著降低了