Multicycle Path配置（多周期路径配置）

通常情况下，在基于同一时钟驱动控制的寄存器间信号传输均为单周期。如图所示

在某些电路设计中，在PT设置中存在这样的情况：或者是为了实现某种特定功能而特意设计（即有意为之），或者因为无法在一个周期内闭合时序（即单周期无法close timing），这可能需要多个时钟周期来完成信号传输的过程；相应的命令是set_multicycle_path

具体情况如下：
对于相同频率的多周期电路约束，无需采用start和end标记来限定各个阶段的时间范围。具体而言，在设置setup阶段的时间数目时（假设我们设定setup的周期数目为X），为了验证最坏情况下的hold约束，则将hold段的时间长度设定为X-1个时钟周期。即，在实际应用中，我们可以按照以下步骤操作：首先，在设计时阶段划分模块时，请确保每个模块的时间分配合理。若希望提升系统的吞吐量，则应在设计过程中尽量减少各阶段