FPGA研究与实战—RAM学习和测试

FPGA研究与实战—RAM学习与测试

20181009-1010 William

前言：通过ISE14.7平台中的RAM模块IP核，开展Verilog程序的编写工作。其主要目标在于全面掌握RAM的应用方式，完成基本的双端口读写功能。具体包括以下几个方面。

1，构建双端口RAM结构，系统掌握调用IP核的具体步骤；

2，在深入理解RAM特性基础上，实施测试操作，模拟生成1450字节的数据，并将其写入RAM中以观察数据分布状况；

3，随后检查读取数据的情况，确认是否保持“顺序”特征；同时关注在读写操作同步进行时可能出现的问题，例如当读取地址超出写入地址时的情形。

（一）首先，开展有关RAM的知识学习。

随机存取存储器（random access memory，RAM）也被称为“随机存储器”。在FPGA系统中，其可分为Distribute RAM（分布式存储单元，适用于少量数据存储）以及Block RAM（块式RAM，用于大容量数据存储区域，如FIFO、SRAM等）。

关于FPGA中设计RAM的一些总结内容非常详尽，在下图中有具体展示。如需进一步了解，请参考相关技术博客：<https://www.