IC基础(九)：1-bit cross-domain synchronization

该文详细阐述了跨时钟域处理中的电平同步器功能，在其中提到该技术具有一定的局限性：当数据从快时钟域传输至慢时钟域时，在接收端的clk_b可能会出现无法有效采样来自clk_a信号的问题。

自己看过不少的书，其中对跨时钟域的处理讲的不是很明白，因此抱着试一试的心态在eetop上搜索了跨时钟域。直到看到大神“杰克淡定”讲的单比特跨时钟域处理的帖子才有所感悟。在此表示感谢。地址在这，建议大家亲自过去看看，讲的真好，还有各位网友的回复，为啥不去呢;http://bbs.eetop.cn/forum.php?mod=viewthread&tid=605419&highlight=verilog基本电路设计&mobile=2

博主"杰克淡定"主要介绍了两种情况：一种是针对电平信号的同步方法，另一种是针对脉冲信号的同步方法。对于电平信号而言，则采用了两级D flip-flop进行同步调节，这种方法也比较常见，在我的《IC设计基础（三）》中也做过介绍。值得注意的是，在讲解脉冲信号的同步问题时，“杰克淡定”分享的内容非常精彩