SerDes interface设计方案_接口结构（3）

接口结构图设计与分析

一个典型的 8b/10b SerDes 架构如图所示，其发送端通常包含 8b/10b 编码模块、串行化转换器、锁相环（PLL）频率合成装置以及发送单元。接收端则包括 8b/10b 解码模块、Comma 字符识别单元、并行化转换器、时钟数据恢复（CDR）装置及接收单元。8b/10b 编码模块负责将来自高层协议芯片的字节信号转化为具备直流平衡特性的 10 位编码，随后通过串行化转换器将其转化为串行数据流。该过程所需的高速且低抖动时钟由锁相环提供支持。发送单元的作用是将 CMOS 标准电平的高速串行信号转换为抗干扰能力更强的差分信号，并通过背板或光纤信道传输至接收端。在接收端，接收单元首先将接收到的低摆幅差分信号还原为 CMOS 标准电平的串行信号，CDR 则从该串行数据中提取时钟信息，实现对数据的最佳采样。通过 CDR 恢复出的时钟用于驱动并行化转换器，将串行信号转化为 10 位并行数据。Comma 检测器用于识别特定的 Comma 字符，并据此校正字边界信息。经过字边界校正后的并行数据经由 8b/10b 解码模块还原为原始字节信号，并传输至上层协议芯片，从而