数字集成电路设计UVM-18

引言

UVM（Universal Verification Methodology）不仅是一种技术手段更是一种哲学层面的概念，在软件系统开发中扮演着基础性角色。它是一个以System verilog为基础构建的工具包，并提供了丰富的API接口供开发者调用系统级功能以实现复杂验证需求。

其实在一定程度上无需将UVM提升到如此之高，在抽象层面进行设计可能会带来不必要的复杂性

为了实施DUT测试的运行与验证过程, 必须先制定相应的测试方案, 其中涉及的关键概念包括序列发生器（sequencer）和序列（sequence）等基本要素.

生成测试案例后, 必须将测试案例发送至DUT的端口处, 作为驱动因素, 即UVM中的driver概念。

在验证过程中，在评估DUT是否符合预期时，需要区分正确与错误的结果。这从而要求DUT具备行为模型，并基于UVM中参考模型的概念进行设计。

为了进行对比分析，在实际应用中可能会涉及这些算法。这些算法往往具有较高的复杂度，并且通常情况下需要单独处理这些复杂的机制。UVM中scoreboard的概念正是用来描述这种机制的。

基于DUT的行为模型构建完成后,需要向该行为模型注入驱动信号,具体如何施加这一信号呢?可以直接获取DUT各端口的数据,进而完成相关操作,这一过程也可独立开展,对应于UVM中monitors角色的核心功能。

软件部分的 m