信号的边沿检测电路设计为脉冲检测器

文章结构概览

• 一、同步信号的边沿检测
  • 二、异步信号的边沿检测（适用同步）

边沿检测 ，即 识别输入信号的上升沿与下降沿 。在构建数字系统的过程中，边沿检测是一种非常关键的设计理念。
通常情况下，在always块的敏感信号列表中可以直接利用posedge和negedge来捕捉上升沿和下降沿， 然而在always程序块内部使用posedge和negedge来检测上升沿或下降沿则不可行，因为这类语句无法进行综合 。
为了实现边沿检测，最直接的方法是采用两级寄存器结构，其中第二级寄存器用于保存某个时钟上升沿时刻的输入电平，而第一级寄存器则用于保存下一个时钟周期到来时的输入电平。若这两个寄存器所存储的电平信号存在差异，则表明已检测到边沿变化，具体为上升沿还是下降沿则可通过组合逻辑进一步判断。

一、同步信号的边沿检测

如下图所示为该电路的设计结构：
此电路以较为简洁的方式完成了边沿检测的功能，然而该实现方式存在一定的隐患：当输入信号pulse为异步信号时，输出结果可能处于亚稳态。若pulse信号的跳变恰好与clk时钟的边沿重合（此时建立时间与保持时间条件被违反），则第一级寄存器的输出pulse_r1将进入亚稳态，而这一状态会迅速传递至pos_edge和neg_edge信号，从而引发整个电路输出的亚稳态问题