Chisel实验笔记

在《Chisel实验笔记（二）》中，通过编写TestBench文件，并借助Icarus Verilog与GtkWave工具进行测试，可以直观地查看相关波形。而在《Chisel实验笔记（三）》中，直接对生成的C++模拟器进行测试同样能够获得测试结果。实际上，在对C++模拟器实施测试的过程中，还可以同时生成vcd文件，进而利用GtkWave工具观察波形，从而获取更为直观的分析结果。本文将详细介绍这一实现过程。

若需生成对应的vcd文件，则需要对《Chisel实验笔记（三）》中的代码进行一项调整：

在main方法所使用的margs变量中添加一个参数"--vcd"，具体如下：

    val margs=Array("--backend","c","--genHarness","--compile","--test","--vcd")  // 增加了一个“--vcd”参数
    

此时执行该程序，将能够生成以下仿真结果的输出：

    <pre name="code" class="plain">STARTING ./Max2
    RESET 5
      POKE Max2.io_in0 <-  0x82
      POKE Max2.io_in1 <-  0x80
    STEP 1 -> 1
      PEEK Max2.io_