FPGA面试专题：地址生成器设计

1、题目：

构建地址生成器。 [nVidia 2008]
需按顺序生成如下序列：
0,8,2,10,4,12,6,14,1,9,3,11,5,13,7,15,
16,24,18,26,.................................,31,
32,40,34,42,.................................,47,
48,56,50,58,.................................,63,
64,72,66,74,.................................,79

2、解析方法与过程

首先需要分析这组数据所呈现出的规律性特征：

以第一行数据为例，共包含16个数值，其中每两个数值构成一组，其差值为8；

若将每8个数值划分为一组，则后一组数值相对于前一组而言整体增加1；

同时观察上下两行之间的差异，发现其差值恒定为16；

基于上述规律，需配置4个计数装置：第一个用于统计每两个数值构成的组别（0,8），第二个用于记录每8个数值构成的组别（0,8,2,10,4,12,6,14），第三个用于处理每16个数值构成的组别（对应第一行数据），第四个则用于统计总共4行数据。

3、设计

 `timescale 1ns / 1ps