(UVM验证学习) Verilog练习题(nowcode)入门题
发布时间
阅读量：
阅读量
异步复位T触发器设计与实现
关键在于认识到T触发器的功能特性为：当输入端为0时保持状态，输入端为1时实现反相操作；而D触发器则承担着数据接收的职责。
此外，存在一种观点指出异步复位与同步释放相结合的方式，不仅能够捕捉到同步复位可能遗漏的复位信号，同时由于释放过程是同步进行的，还能有效降低亚稳态出现的概率。
module Tff_2(
input wire data, clk ,rst,
output reg q
);
reg tmp_q;
always@(posedge clk , negedge rst) begin
if(!rst)begin
tmp_q <= 1'b0;
end
else begin
if(data) tmp_q<=!tmp_q;
else tem_q<=tmp_q;
end
end
always@(posedge clk, negedge rst)begin
if(!rst)begin
q <= 1'b0;
end
else begin
if(tmp_q) q<=!q;
else q<=q;
end全部评论 (0)
还没有任何评论哟~