深入浅出 FPGA-17 FPGA系列 Xilinx Zynq 7000 EPP 上的一个简单实验（PS+PL）

引言

此前进行的两个实验分别涉及传统FPGA开发（PL）与传统嵌入式开发（PS）。

Zynq7000EPP是Xilinx公司推出的一款高端FPGA开发板，其内部XC7Z020芯片集成了两个CortexA9硬核处理器，同时配备有1G的DDR3内存。因此，若仅用于FPGA开发则显得资源浪费严重；而如果只使用PS资源，则无需采用FPGA。唯有将两者结合使用，方能充分发挥其性能优势。

也就是说，采用PS+PL相结合的方式。将自定义的IP模块接入AXI总线，并通过SDK编写代码控制该IP模块的寄存器，即为本小节所要完成的实验内容。

17.1 实验目的

1》 熟悉Zynq7000 EPP平台资源及Design Suite工具链。

2》 完成PL部分的编码与PS部分的编码，实现一个简单的逻辑功能。

17.2 实验环境

Board ：ZYNQ7000 EPP

Device：XC7Z020CLG484ACX1221

Design suite：14.1 （PlanAhead+XPS+SDK）

17.3 实验准备

a) 掌握PlanAhead工具创建工程的方法：ps_pl。

b) 了解并初步掌握XPS和SDK的基本操作与使用方法。

17.4 实验内容

a) 添加自定义IP模块rill_ip，并将其连接至AXI总线上。该IP模块包含一个输出端口，连接至外部LE