IC基础（二）：同步FIFO

在IC基础(二)中我们已经讲解了异步FIFO，而本章所要介绍的同步FIFO相较上一章的内容会显得更为简易。

一、同步FIFO的定义是什么？
这是否是一个非常基础的问题呢？所谓同步FIFO，指的是其读写操作均基于同一时钟信号的FIFO结构。这意味着在同步FIFO的设计中，无需处理跨时钟域所带来的复杂问题。同步FIFO与异步FIFO之间的核心差异，主要体现在读写操作所依赖的时钟是否一致。

二、同步FIFO的主要参数

clk：用于读写操作的时钟信号
rst_n：实现同步复位功能的控制信号
w_en：允许写入数据的操作使能信号
r_en：启动数据读取的操作使能信号
wdata：输入至存储单元的数据信号
rdata：从存储单元中输出的数据信号
wfull：表示存储单元已满的状态信号
rempty：表示存储单元为空的状态信号

三、同步FIFO的建模方式

相较于异步FIFO，同步FIFO的建模过程要简单得多。通常情况下，同步FIFO的模型结构如下所示。（由于绘图较为繁琐，此处直接采用Xilinx提供的标准模型进行说明）