对高性能微控制器中的AM3352时钟系统进行深入分析与研究

本部分将对am3352芯片中的电源、复位及时钟管理子系统（PRCM）进行详细解析。

时钟系统流程图设计

在常规操作模式下，系统时钟的传输路径依次为：外部晶振 → 内部PLL锁相环 → 内部分频器 → PRCM

1. 总体架构

时钟系统由多个功能模块构成，具体包括外部晶振、内部PLL锁相环、内部分频器以及时钟管理单元PRCM。

振荡器： 作为基础组件，为内部PLL锁相环供应基准时钟信号

内部DPLL锁相环： 又可称为频率倍增装置，其主要作用是提升输入信号的频率，并能够生成最高达2GHz的时钟输出

内部分频器： 与PLL锁相环形成互补关系，用于将输入信号频率进行降低处理，从而生成多种不同频率的时钟信号

PRCM: 芯片中的电源管理模块，负责对系统时钟进行控制与管理

时钟系统的工作方式

振荡器负责生成时钟信号，随后内部DPLL锁相环对时钟信号进行频率提升，从而产生高频时钟信号。接着，分频器将高频时钟信号转换为所需的特定频率。PRCM模块则负责控制时钟信号是否传递至各个功能模块。

接下来将对内部锁相环DPLL以及PRCM模块进行详细介绍。

内部DPLL锁相环

设备内部配置了多个DPLL数字锁相环，用以生成高频时钟信号。这些DPLL锁相环的运行由PRC