千兆UDP学习记录一

基于FPGA的TCP硬件协议栈研究与设计——总标题

前言：当前阶段，本人的目标是构建一个完全基于Verilog逻辑语言的TCP硬件协议栈，该架构将运行于FPGA平台之上。目前项目尚处于初期探索阶段，通过研读《TCPIP详解卷一：协议》一书，获得了诸多启发与知识积累。接下来，计划借助黑金开发板AX516逐步开展实践，并将整个学习过程详细记录下来。此举既是自我总结与反思，也期待能够与对此领域感兴趣或从事相关工作的朋友们进行交流探讨，欢迎留言或添加联系方式共同分享经验。

本人为在校研究生，已对TCPIP协议及FPGA等相关理论进行了系统性的学习和资料查阅，但在实际工程应用方面仍有所欠缺。本系列文章将真实、完整地记录本人的学习经历与过程。若文中存在疏漏或尚未解决的问题，恳请各位读者不吝指正，并期待有识之士给予帮助与解答。

在此，诚挚欢迎所有阅读本文的朋友，感谢大家的关注与支持~

千兆UDP学习调试记录（一）

注：以下内容为本文所要记录的重点部分

20181006 周六

依据黑金提供的示例代码，完成以下各项任务。

• 通过示例程序掌握以太网传输的整体测试流程及其性能评估方法。
• 在理解示例代码的基础上新建工程项目，并编写属于自己的UDP测试程序。
• 在全面掌握UDP原理后，结合TCP的具体要求，在现有程序基础上进行功能拓展以实现TCP的相关功能。

接