缓存基础知识及OR1200中的ICache介绍

以下内容摘自《步步惊芯——软核处理器内部设计分析》一书

12.1 Cache基本知识

12.1.1 Cache的作用

处理器的设计者一般会宣称其设计的处理器在单位时间内可执行多少次乘法运算，并规定每条指令所需的最低时钟周期数。然而在实际应用中使用该处理器时会发现这一预期表现往往难以实现例如根据第11章中的数据图11.8所示当程序运行于简单的SOPC架构上尽管指令执行阶段仅需一个时钟周期完成的操作l.movhi却需要持续六个时钟周期才能完成执行这一差异的根本原因在于整个系统的性能受限于其组成部分之间的协同工作状态类似生活中的"瓶颈效应"即整个系统的最大处理能力取决于各环节中最弱的那个环节决定了整体的表现水平同样在现代数字系统中如果其他组件运行效率较低即使主处理单元运行速度很快也无法显著提升整体系统的性能其中最为关键的影响因素之一就是存储器带宽由于从存储器读取指令需要持续多个时钟周期而导致处理器必须暂时中断以等待指令完成获取从而使得l.movhi操作无法如预期般迅速完成执行

处理器的工作频率一直都在突飞猛进，但是存储器（包含内存、硬盘等）的工作频率却增长缓慢，其实也可以将程序、数据都存储在处理器内部的存储空间中（就像本书第2章建立的最小系统，其将程序、数据都存放在OR1200内部的QMEM中，所以可以实现在一个时钟周期内读取指令，两个时钟周期内读取存储