基于SpaceWire的FPGA高速发送模块设计

目录

一、发送模块概述

二、发送模块功能

三、发送模块功能框图：

四、流控机制

---

一、发送模块概述

该设备采用DS编码方案将信息分成两部分传输。该设备从主机接收N-Char信息并将其向外传送。当无需传输时间戳（T）、FCT或特定字符（如数据、EOP或EEP）时，在链路接口会输出多个占位符字节以维持通信活性。每当收到一个FCT时，则表示其已准备好接收8个连续的信息块（N-Char）。为了防止另一端缓冲区溢满，在此过程中 sender’s internal counter tracks the number of FCTs and N-Chars sent. 因此，在设备内部需要增加一个信用计数器来记录请求待发的数据量.

二、发送模块功能

发送数据指令：按照协议定义的字符优先级规则，并根据预设的序列自动执行相应的数据发送操作。

2、DS编码：采用Data直接传递的方式进行编码操作；其中Strobe控制端仅会在连续两个时钟周期内Data保持一致状态时不发生变化；该方案中不需要额外发送统一的时钟控制信号；仅在获得来自State Machine的有效授权后才能将待写入FIFO存储器的数据转换为相应的Data与Strobe控制；

3、错误检测：发送端主要负责检测信贷错误。即当creditCount接近或等于其最大容量时接收到FCT事件后会被触