指定含义和作用以及VCS仿真设置

转载自https://www.cnblogs.com/hxing/p/9584190.html
一、specify的含义
specify block用于界定从起点（source：input/inout port）至终点（destination：output/inout port）的路径延迟（path delay），其定义以specify为起始，endspecify为结束，并且仅可在模块内部进行声明。该结构具备较高的精确性与模块化特性。

二、specify的作用
specify block可用于实现以下三项功能：
2.1、描述贯穿整个模块的不同路径及其对应的延迟时间。（module path delay）
2.2、脉冲过滤限制。（pulse filtering limit）
2.3、时序校验。（timing check） specify block中设有专门的关键字specparam，用于参数定义，其使用方式与parameter类似，但二者的作用范围存在差异：specparam仅能在specify block内部进行声明和调用，而parameter则只能在specify block外部进行声明和调用。

2.1、第一项功能：
模块路径延迟（module path delay）
一个模块路径可以是简单的路径（simple path），也可以是边