SerDes接口参考设计草案（7）
发布时间
阅读量：
阅读量
7 测试实验
7.1 传输测试
测试1：系统运行频率设定为MHz级别，在通信总线接口上采用高速率通信接口（如3.3VLCOMSIO）进行数据传输。计算模块在发送端输出8位累加结果，并经由总线传递至接收模块完成信号还原及状态检测流程。测试实验平台选用HR03 EVB开发板作为主控单元，在普通杜邦线缆上搭建信号传输通道，并保证线路长度控制在约15厘米的标准范围内。
| 系统时钟 | 测试时间 | 错误数据个数 |
|---|---|---|
| 20M | 1h | 0 |
| 80M | 1h | 0 |
| 100M | 1h | 0 |
| 120M | 1h | 0 |
| 120M | 32h | 失败，时钟错位，导致解码全部出错 |
| 140 | 1h | 每秒1个错误 |
| 80M | 64h | 0 |
测试2号：系统运行时钟频率为多少MHz？该系统采用了基于LVDS接口的标准实现数据传输过程，在发送端部分上传8位累加信息，在接收端接收到后会对数据进行还原与验证。该测试设备选用HR03型号的EVB开发板作为测试平台配置，并使用普通杜邦材质的数据线连接设备配置完成实验测量。该普通杜邦材质的数据线具有良好的电气特性特性及稳定的信号传输性能特性其长度设定在大约15厘米左右满足实验需求
| 系统时钟 | 测试时间 | 错误数据个数 |
|---|---|---|
| 120M | 48h | 0 |
| 120 | 24h | 0 |
| 160M | 72h | 0 |
| 170M | 72h |
全部评论 (0)
还没有任何评论哟~